beta
주문
1. 제1심판결 중 아래에서 금지, 폐기, 지급을 명하는 부분을 초과하여 금지, 폐기, 지급을...
이유
1. 기초사실
가. 원고의 J 반도체 칩 개발 1) 원고는 터치센서나 각종 반도체 회로 및 MCU(Micro Controller Unit, 특정 시스템을 제어하기 위한 전용 프로세서)를 생산판매하는 회사이다. 2) 원고의 반도체 회로의 설계개발업무를 담당하던 연구원들로는 C(2005. 8. 1. 입사하여 2007. 3. 23. 이사 취임, 2011. 11. 30. 퇴사), D(2005년경 입사하여 2012년 7월경 퇴사), E(2005. 8. 1. 입사하여 2011. 12. 31. 퇴사), F(2009. 12. 7. 입사하여 2012. 2. 1. 퇴사)가 있었는데, C은 디지털 부분, D, F는 아날로그 부분의 설계개발을 담당하였다.
3) 원고는 위 연구원들을 통하여 G(이하 ‘G’라 한다
)H 반도체칩(이하 반도체칩은 ‘칩’이라고만 한다
), I 칩을 차례로 개발하여 제조판매하다가, 2010년 8월경부터는 J 칩을 개발하여 제조판매하고 있다. 나. 원고의 반도체집적회로의 배치설계권 설정등록 1) 원고는 J 칩에 사용된 반도체 배치설계들을 반도체집적회로의 배치설계에 관한 법률(이하 ‘반도체설계법’이라 한다) 제21조 제1항에 따라 아래 표 기재와 같이 설정등록하였다
(이하 아래 표와 같이 설정등록된 배치설계를 특정할 경우에는 ‘ 호 배치설계’라 하고, 그 등록된 권리를 ‘ 호 배치설계권’이라 한다). 명칭 등록일 등록번호 명칭 등록일 등록번호 J K L M N O P Q R S N T U Q V W N X Y Q Z AA AB AC AD Q AE AF AB AG AH AB AI 2) V 배치설계는 J 칩의 LDO 회로(Low Drop Output regulator, 입력전원 전압보다 낮은 전원 전압을 요구하는 내부 회로에 안정적인 전압과 전류를 공급하는 회로) 부분이다. AE 배치설계는 J 칩의 POR 회로[Power On Reset, 전원 전압이 상승할 때 전원 전압이 특정 전압을 상회하는 시점에 내부 IC(Integrated Circuit, 집적회로)를 일정 시간 동안 초기화하여 안정적인 초기 동작을 보장하는...