1. 원고의 청구를 기각한다.

2. 소송비용은 원고가 부담한다.

... 거쳐 0이 되어 첫 번째로 1을 넣은 SPn(SP1)의 AND 게이트로 들어가 0을 출력하게 된다.

한편 두 번째로 1을 입력한 SPn(SP2)의 입력값은 마찬가지로 타이머가 작동함에 따라 원래의 입력값 1에 재입력값 1도 입력되므로, AND 게이트(도면 가운데)와 NOT 게이트를 통과한 출력값이 0으로 변경되어 첫 번째로 1을 입력한 SPn(SP1)의 AND 게이트(도면 가운데)의 출력값이 0이 되고, 이는 타이머에 의해 균형이 깨질 때까지 유지된다.

한편 0을 입력한 SPn(SP3)의 경우 도면 가운데 AND 게이트에 입력되는 값이 항상 2개의 0과 1개의 1을 유지하므로, 언제나 그 출력값이 0으로 일정하게 된다.

이와 같은 과정이 이루어지면서 첫 번째로 1을 입력한 SPn(SP1)과 두 번째로 1을 입력한 SPn(SP2)의 HL(HL1, HL2) 값이 번갈아가며 1을 출력하게 된다(HL4는 항상 입력값 중 1이 1개는 포함되므로 출력값이 0이다). * SP1, SP2를 순차로 조작한 경우는 다음 도면을 참조 (3) 결국 이 사건 도면 가운데 각 AND 게이트가 NOT 게이트를 통해 서로 연결되어 있어 2개 이상의 HL이 동시에 출력될 수 없고, 스위치를 2개 입력하면 타이머에 의하여 10초 후 서로 번갈아가면서 순차로 출력될 수 있을 뿐이다.

그런데 원고가 이 사건 도면에 출제오류가 있다면서 제출한 PLC 프로그램 결과물(갑 제4호증)은 SP1, SP2에 차례로 1을 입력한 경우 HL1과 HL2가 함께 출력되는 모습을 보이고 있어 이 사건 도면에서 의도한 동작과 일치하지 않는다.

원고

제출 결과물이 원고가 이 사건 시험 당시 작성한 것으로서 중앙행정심판위원회에 제출된 동영상의 프로그램과 동일하다고 가정할 경우, 원고는 도면 가운데의 AND 게이트로부터 나온 출력값이 HLn을 통과한 후 접점을 잡아 애초의 해당 SPn이나 다른 두 AND 게이트 도면...