가. 이 사건 특허발명은 대학에서 디지털을 배우는 자가 MAX+PLUS II라는 FPGA 디자인 툴을 통해 쉽게 디지털 회로설계방법을 습득할 수 있도록 하는 장치를 제공하기 위한 것으로서 설계한 회로를 실제로 구성하지 않고도 이를 검증할 수 있는데, 간행물 1 게재 발명 역시 MAX+PLUS II라는 디자인 툴과 UP1 교육용 보드를 사용하여 대학교과과정에서 디지털 로직 설계실험을 용이하게 구현하고자 하는 것이므로, 양 발명은 그 목적 및 효과가 실질적으로 동일하다.

나. 이 사건 특허발명의 특허청구범위 제1항(이하 '이 사건 제1항 발명'이라 한다)의 'MAX+PLUS Ⅱ의 FPGA 디자인 툴로 사용자가 설계한 회로를 입력받는 설계회로 입력수단', '입력받은 TTL 레벨 및 디지털 논리회로를 실제회로로 구성한 것과 같은 역할을 수행하는 로직디자인 블록', '로직디자인 블록에서 구성된 회로를 외부로 출력 확인시키는 디스플레이 블록', '로직디자인 블록에서 사용선택 입력을 인가시키는 입출력 스위치 블록'의 각 구성에 대하여는 간행물 1 게재 발명에 이와 동일한 작용을 하는 구성이 모두 구비되어 있다. 이 사건 제1항 발명의 '설계회로 입력수단의 입력모드 선택과 사용 클록 주파수를 선택하는 컨트롤 블록(이하 '컨트롤 블록'이라 한다)' 구성은 입력모드와 클록 주파수를 선택하는 일종의 스위칭 제어수단인데, 간행물 1 게재 발명 역시 '컨트롤 블록' 구성과 마찬가지로 핀점퍼와 커넥터의 세팅에 의하여 입력모드에 따라 설계회로 입력수단을 선택적으로 접속하고 오실레이터에 의하여 클록 주파수를 구동하여 입력수단 모드와 클록 주파수를 전체적으로 제어하고 있는 일종의 스위칭 제어수단으로 구성되어 있다. 다만, 간행물 1 게재 발명에는 이 사건 제1항 발명과 달리 클록 주파수 분할에 대한 기술적 사상이 직접적으로 기재되어 있지 않지만, 오실레이터는 그 정격 주파수 범위 내에서 사용자가 임의 선택에 따라 클록 주파수를 자유로이 가변ㆍ선택할 수 있는 것으로서 이는 당해 기술분야에서 통상의 지식을 가진 자(이하 '평균적 기술자'라 한다)에게 자명한 사실이고, 클록 주파수를 분할하는 기술은 주지관용의 기술사상이므로, '컨트롤 블록' 구성이 간행물 1 게재 발명에 비하여 신규하거나 진보성 있는 기술적 구성이라고 볼 수 없고, 무엇보다도 간행물 1 게재 발명은 이 사건 제1항 발명보다 훨씬 높은 광역의 클록 주파수 발진기를 사용하며 다수의 회로설계 입력모드를 가지고 있으므로 평균적 기술자라면 간행물 1 게재 발명에도 클록 주파수를 선택할 수 있는 소정의 주파수 분할 수단이 게재되어 있으리라는 점을 별다른 어려움 없이 추단할 수 있으며, 설령 간행물 1 게재 발명의 오실레이터가 가변 불가능한 고정된 주파수만을 발진시킨다고 하더라도 이 사건 제1항 발명은 간행물 1 게재 발명에 주지관용의 주파수 분할수단이 부가된 것에 불과하여 그러한 구성의 실현에 곤란성이 있다고 보기도 어렵다.

다. 이 사건 특허발명의 특허청구범위 제2항(이하 '이 사건 제2항 발명'이라 한다)의 '퍼스널 컴퓨터에서 설계한 회로를 전송받는 바이트블라스터' 구성은 간행물 1 게재 발명의 "EPM7128S 디바이스는 바이트블라스터 다운로드 케이블을 이용하여 시스템에 장착된 상태에서 프로그램될 수 있다."는 구성 또는 "EPF10K20 디바이스는 바이트블라스터 다운로드 케이블을 이용한다."는 구성과 동일하고, '로직 디자인 블록의 전용 롬인 EPROM' 구성은 간행물 1 게재 발명의 "EPC1 EPROM을 통해 시스템 장착 상태에서 회로 구현이 가능하다."는 구성과 실질적으로 동일하다. 다만, 이 사건 제2항 발명의 '사용자 설계회로가 메모리된 EEPROM' 구성은 간행물 1 게재 발명에 명시적으로 기재되어 있지는 않으나, 이는 디지털 설계회로 트레이닝 키트의 입력모드 설정에 따라 단순 부가적으로 채용할 수 있는 주지관용수단에 불과하다.

라. 이 사건 특허발명의 특허청구범위 제3항은 이 사건 제1항 발명의 '컨트롤 블록' 구성이 구동되기 위해서 필연적으로 부가되거나 종속되는 구성으로, 평균적 기술자가 간행물 1 게재 발명으로부터 용이하게 실현할 수 있다.

마. 이 사건 특허발명의 특허청구범위 제4항은 단지 입출력 스위치 블록과 디스플레이 블록 간의 입출력 스위칭 기능을 디지털 회로설계 트레이닝 키트상에 구현한 구성에 불과한 것으로, 간행물 1 게재 발명의 'EPM7128S의 MAX_DIGIT 디스플레이 I/O(입/출력) 핀 설정 또는 EPF10K20의 FLEX_DIGIT 디스플레이의 I/O(입/출력) 핀 설정' 구성과 실질적으로 동일하거나 유사한 기능을 수행하는 구성이다. 이 사건 특허발명의 명세서를 살펴보아도 위 구성이 전기적인 온(ON)/오프(OFF) 상태를 선택적으로 부여하여 예기치 않은 에러 발생 방지에 효과가 있다는 기재를 찾아 볼 수 없다.

바. 이 사건 특허발명의 특허청구범위 제5항의 '확장포트'는 간행물 1 게재 발명의 'EPM7128S 디바이스의 MAX_EXPANSION' 또는 'EPF10K20 디바이스의 FLEX_EXPAN_A, B, C' 구성과 동일하고, '외장램'은 평균적 기술자가 디지털 회로설계 트레이닝 키트 실험의도에 따라 당연히 고려되어야 할 사항이고, 간행물 1 게재 발명의 각종 램의 구성과 다를 바 없는 일정 램의 용도상 한정에 지나지 않으며, RS-232C의 구성은 간행물 1 게재 발명에 명시적으로 기재되어 있지는 않으나, 이 사건 특허발명의 바이트블라스터 입력모드 설정시 퍼스널 컴퓨터와 이 사건 특허발명 간의 양 방향 통신을 위해서 당연히 수반되는 주지관용적 구성이므로 그 구성의 채택이나 결합에 별다른 특징이 없다.

사. 따라서 이 사건 특허발명은 간행물 1 게재 발명과 실질적으로 동일하거나 간행물 1 게재 발명으로부터 평균적 기술자가 용이하게 발명할 수 있는 것이므로, 그 특허가 무효로 되어야 한다.

2. 기록에 비추어 살펴보면, 원심의 위와 같은 판단은 정당한 것으로 수긍이 가고, 거기에 상고이유에서 주장하는 바와 같은 발명의 신규성 및 진보성 판단에 관한 사실오인, 채증법칙 위반, 심리미진, 법리오해 등의 위법이 없다.

3. 따라서 상고를 모두 기각하고, 상고비용은 패소자의 부담으로 하여 주문과 같이 판결한다.